Banner-GTC2020 US

Xpeedic 参展GTC2020 美国技术大会

日期:2020年9月24日

地点:线上

GlobalFoundries将于2020年9月24日参举办一年一度的GLOBALFOUNDRIES美国技术大会。

作为GLOBALFOUNDRIES RFwave 及FDXcelerator项目的重要合作伙伴,芯和半导体支持GLOBALFOUNDRIES 的多项最新工艺:

GTC2020-North America-1

本次GTC2020美国技术大会为线上虚拟盛会,芯和将带来多项技术演示,热门演示包括:

仿真驱动的EDA解决方案

从芯片、封装到系统


5G射频前端解决方案

从芯片、滤波器到系统级封装


数据中心解决方案

从芯片、连接器线缆、光模块到系统

欢迎您在9月24日期间登陆芯和云端展厅,了解更多解决方案。

点击这里现在就注册吧!

Banner-CDNLIVE2020

芯和半导体参展CadenceLIVE2020美国站

Cadence将于2020年8月11日-13日举办一年一度的CadenceLIVE 北美用户大会。会议将集聚集技术用户、开发者与业界专家,涵盖最完整的先进技术交流平台,不管您从事哪个设计领域,本次活动都将是一个绝佳的交流机会,分享重要的设计与验证问题的解决经验,并发现实现人工智能、自动驾驶、网络和5G的新技术。

2020年度用户大会为线上虚拟盛会,芯和半导体作为Cadence Connections成员,将联合数十家Cadence产业链合作伙伴以虚拟展台的形式向用户展现其覆盖IC、封装到系统的全产业链仿真EDA解决方案,致力于赋能和加速新一代高速高频智能电子产品的设计。

其中的亮点包括:

  • 集成在Virtuoso 平台上的IRIS工具,提供业界顶尖的片上无源建模与仿真

CDNLive2020-1-web

  • 集成在Allegro平台上的Heracles工具,提供出色的高速设计全板串扰扫描

CDNLive2020-2-web

欢迎您在8月11至13日期间登陆芯和云端展厅,了解更多解决方案。

点击这里现在就注册吧!

Banner-Webinar_May

芯和半导体EDA系列网络研讨会——怎样实现芯片与封装协同的高效仿真

时间

  • 5月29日,周五下午 3点-4点

简介

  • 随着5G技术的发展,射频前端(RFFE)设计变得越来越复杂。SIP(System in Package)技术因其可集成多颗裸芯片与无源器件的特点,而被广泛用于复杂的射频前端设计中。
  • 但是问题来了,一般情况下,IC设计与封装设计通常是各自工程团队独立完成,无法同时评估封装和IC的性能,这样的结果是设计时会大量增加迭代的时间和沟通成本。因此,使IC工程师能够在设计流程中随时评估封装性能是非常必要的,IC和封装协同设计可大幅减少迭代次数,提高设计成功率。
  • Xpeedic Metis工具提供了一种快速实现IC和封装协同仿真的方法。它不仅能将IC和封装放在一起实现精确的联合仿真,而且其最先进的快速求解引擎与市场中主流的解决方案相比具有数倍的加速,显著缩短产品设计周期。

webinar-May-1

现在就报名开启你的研讨会之旅吧!

QQ图片20190107164618

Banner-TGS-USA

Xpeedic参展TGS2019 美国技术大会

日期:2019年11月20日

地点:圣克拉拉,美国

Xpeedic 将于2019年11月20日参加在美国圣克拉拉举办的2019 TowerJazz全球技术研讨会。作为TowerJazz重要的EDA合作伙伴,Xpeedic 现场将带来多项技术演示,热门演示包括:

  • Towerjazz 先进节点上的片上无源器件完整 EM 仿真工具套件

5G发展到毫米波阶段,需要EM仿真同步升级到全波,从DC到THz都要确保精确。 IRIS是为先进节点量身定制的最先进的EM仿真技术,它已通过TowerJazz RF SOI TPS90 工艺 及 SiGe BiCMOS SBC18工艺的最新认证,正在为各大IC设计公司广泛采用。

  • 针对射频前端设计的集成无源器件(IPD)技术

IPD技术是实现高集成度射频前端模块的核心技术。利用高阻硅和厚铜工艺使IPD既有半导体工艺的一致性和高集成度,又有和LTCC等传统厚膜工艺类似的射频性能。Xpeedic 以其独到的IPD设计方法和流程,开发了一系列的滤波器、双工器、耦合器、功分器等器件,广泛应用到天线开关模组、功放模组等射频前端模组中。

  • IPD 驱动的系统级封装小型化技术

SiP技术能把不同工艺(CMOS,SOI,GaAs 等)、不同功能(数字,模拟,射频等)的多种芯片集成到一个封装里,实现小型化、高性能、低成本的优势。Xpeedic SiP技术在此基础上,还能集成进其独具特色的IPD,可实现更高的集成度。得益于Xpeedic 自己定制的EDA工具、专注于IPD/SiP设计的团队和上下游晶圆封装合作伙伴,Xpeedic 能为客户提供一站式的SiP解决方案和服务。

Banner-GTC-CN

Xpeedic参展GTC2019 中国技术大会

日期:2019年10月24日

地点:上海,中国

Xpeedic将于2019年10月24日参加在中国上海举办的2019 GLOBALFOUNDRIES技术大会。作为GLOBALFOUNDRIES RFwave 及FDXcelerator项目的重要合作伙伴,Xpeedic 现场将带来多项技术演示,热门演示包括:

  • 格芯先进节点上的片上无源器件完整 EM 仿真工具套件

5G发展到毫米波阶段,需要EM仿真同步升级到全波,从DC到THz都要确保精确。 IRIS是为先进节点量身定制的最先进的EM仿真技术,它已通过GLOBALFOUNDRIES FD-SOI 22FDX和CMOS 12LP工艺的最新认证,正在为各大IC设计公司广泛采用。

  • 针对射频前端设计的集成无源器件(IPD)技术

IPD技术是实现高集成度射频前端模块的核心技术。利用高阻硅和厚铜工艺使IPD既有半导体工艺的一致性和高集成度,又有和LTCC等传统厚膜工艺类似的射频性能。Xpeedic 以其独到的IPD设计方法和流程,开发了一系列的滤波器、双工器、耦合器、功分器等器件,广泛应用到天线开关模组、功放模组等射频前端模组中。

  • IPD 驱动的系统级封装小型化技术

SiP技术能把不同工艺(CMOS,SOI,GaAs 等)、不同功能(数字,模拟,射频等)的多种芯片集成到一个封装里,实现小型化、高性能、低成本的优势。Xpeedic SiP技术在此基础上,还能集成进其独具特色的IPD,可实现更高的集成度。得益于Xpeedic 自己定制的EDA工具、专注于IPD/SiP设计的团队和上下游晶圆封装合作伙伴,Xpeedic 能为客户提供一站式的SiP解决方案和服务。

SFF-SanJose

三星Foundry 2019 SAFE 论坛-San Jose站

日期:2019年10月17日

地点: 圣何塞,美国加州


芯和半导体将于2019年10月17日参加在圣何塞举办的2019年三星Foundry SAFE论坛的活动。作为三星SAFE生态系统的重要合作伙伴之一,芯和半导体将带来多项技术演示,包括:

  • IRIS——Virtuoso无缝衔接的电磁仿真工具

该工具在三星多项先进工艺节点上获得认证,包括三星28FDS FD-SOI工艺和14nm FinFET工艺节点

  • Metis——芯片-封装联合仿真工具

该工具能满足系统级封装SiP设计中芯片-封装的联合仿真需求。此外,针对先进封装,Metis 还支持2.5D interposer with TSV

SFF2019-1

了解更多论坛详情,请点击这里

Banner-GTC-USA

Xpeedic 参展GTC2019 美国技术大会

日期:2019年9月24日

地点:圣克拉拉,美国

Xpeedic将于2019年9月24日参加在美国圣克拉拉举办的2019 GLOBALFOUNDRIES技术大会。作为GLOBALFOUNDRIES RFwave 及FDXcelerator项目的重要合作伙伴,Xpeedic 现场将带来多项技术演示,热门演示包括:

  • 格芯先进节点上的片上无源器件完整 EM 仿真工具套件

5G发展到毫米波阶段,需要EM仿真同步升级到全波,从DC到THz都要确保精确。 IRIS是为先进节点量身定制的最先进的EM仿真技术,它已通过GLOBALFOUNDRIES FD-SOI 22FDX和CMOS 12LP工艺的最新认证,正在为各大IC设计公司广泛采用。

  • 针对射频前端设计的集成无源器件(IPD)技术

IPD技术是实现高集成度射频前端模块的核心技术。利用高阻硅和厚铜工艺使IPD既有半导体工艺的一致性和高集成度,又有和LTCC等传统厚膜工艺类似的射频性能。Xpeedic以其独到的IPD设计方法和流程,开发了一系列的滤波器、双工器、耦合器、功分器等器件,广泛应用到天线开关模组、功放模组等射频前端模组中。

  • IPD 驱动的系统级封装小型化技术

SiP技术能把不同工艺(CMOS,SOI,GaAs 等)、不同功能(数字,模拟,射频等)的多种芯片集成到一个封装里,实现小型化、高性能、低成本的优势。Xpeedic SiP技术在此基础上,还能集成进其独具特色的IPD,可实现更高的集成度。得益于Xpeedic 自己定制的EDA工具、专注于IPD/SiP设计的团队和上下游晶圆封装合作伙伴,Xpeedic 能为客户提供一站式的SiP解决方案和服务。

Banner

中芯国际2019技术研讨会

  • 日期:2019年9月19日
  • 地点:上海

中芯国际2019年技术研讨会将于9月19日在上海举行。芯和半导体作为中芯国际的合作伙伴,届时将展示其在EDA和IP解决方案领域的最新研发成果,热门演示包括:

  • SMIC 先进节点上的片上无源器件完整 EM 仿真工具套件

5G发展到毫米波阶段,需要EM仿真同步升级到全波,从DC到THz都要确保精确。 IRIS是为先进节点量身定制的最先进的EM仿真技术,它已通过SMIC工艺的最新认证,正在为各大IC设计公司广泛采用。

  • 针对射频前端设计的集成无源器件(IPD)技术

IPD技术是实现高集成度射频前端模块的核心技术。利用高阻硅和厚铜工艺使IPD既有半导体工艺的一致性和高集成度,又有和LTCC等传统厚膜工艺类似的射频性能。芯和半导体以其独到的IPD设计方法和流程,开发了一系列的滤波器、双工器、耦合器、功分器等器件,广泛应用到天线开关模组、功放模组等射频前端模组中。

  • IPD 驱动的系统级封装小型化技术

SiP技术能把不同工艺(CMOS,SOI,GaAs 等)、不同功能(数字,模拟,射频等)的多种芯片集成到一个封装里,实现小型化、高性能、低成本的优势。芯和半导体SiP技术在此基础上,还能集成进其独具特色的IPD,可实现更高的集成度。得益于芯和半导体自己定制的EDA工具、专注于IPD/SiP设计的团队和上下游晶圆封装合作伙伴,芯和半导体能为客户提供一站式的SiP解决方案和服务。

Banner-SOI2019

FD-SOI & RF-SOI国际论坛 2019

  • 日期:2019年9月16-17日
  • 地点:上海,中国

第七届上海FD-SOI论坛 & 2019 RF-SOI国际研讨会将于2019年9月16日至17日在上海举行。

第七届上海FD-SOI论坛

第七届上海FD-SOI论坛将重点关注汽车和物联网领域的应用、产品、供应链,以及与之相结合的AI / Edge计算。今年的论坛主题为”FD-SOI的部署”,分为两个环节展开:基于FD-SOI的智能物联网和基于FD-SOI的汽车电子。

2019 RF-SOI国际研讨会

RF-SOI研讨会将专注于5G互联及RF-SOI行业的机遇。 主旨演讲者包括5G运营商、系统提供商和设备制造商,他们将发表对于5G部署及RF-SOI准备阶段的见解。 在大会“中国RF-SOI生态系统”环节,来自中国芯片设计公司和芯片制造企业的发言人将探讨他们在RF-SOI方面取得的进展,而“RF-SOI供应链”环节将专注于全球RF-SOI供应链的讨论。

作为SOI行业联盟中的成员之一,Xpeedic 通过为SOI产业上下游客户提供EDA软件和IP解决方案,积极推动SOI产业生态圈建设。Xpeedic 的三条产品线EDA、IPD和SiP都屡有建树:

  • Xpeedic的射频芯片设计验证EDA工具——IRIS已通过FD-SOI工艺认证,包括格芯22FDX 工艺和三星28FDS 工艺;
  • Xpeedic的IPD和SiP解决方案已有效地帮助多个射频前端设计客户实现了高集成度和系统小型化,在这块市场中,RF-SOI一直扮演着主导地位

在17日的2019 RF-SOI 研讨会中,Xpeedic CEO凌峰博士将在大会“中国RF-SOI生态系统”环节发表题为“Innovative EDA Solutions to Enable Differentiated RF-SOI Designs”的演讲。

Banner-TGS-CN

Xpeedic参展TGS2019 中国技术大会

日期:2019年9月3日

地点:上海,中国

Xpeedic将于2019年9月3日参加在中国上海举办的2019 TowerJazz全球技术研讨会中国站的活动。作为TowerJazz重要的EDA合作伙伴,Xpeedic现场将带来多项技术演示,热门演示包括:

  • Towerjazz 先进节点上的片上无源器件完整 EM 仿真工具套件

5G发展到毫米波阶段,需要EM仿真同步升级到全波,从DC到THz都要确保精确。 IRIS是为先进节点量身定制的最先进的EM仿真技术,它已通过TowerJazz RF SOI TPS90工艺 及 SiGe BiCMOS SBC18工艺的最新认证,正在为各大IC设计公司广泛采用。

  • 针对射频前端设计的集成无源器件(IPD)技术

IPD技术是实现高集成度射频前端模块的核心技术。利用高阻硅和厚铜工艺使IPD既有半导体工艺的一致性和高集成度,又有和LTCC等传统厚膜工艺类似的射频性能。Xpeedic以其独到的IPD设计方法和流程,开发了一系列的滤波器、双工器、耦合器、功分器等器件,广泛应用到天线开关模组、功放模组等射频前端模组中。

  • IPD 驱动的系统级封装小型化技术

SiP技术能把不同工艺(CMOS,SOI,GaAs 等)、不同功能(数字,模拟,射频等)的多种芯片集成到一个封装里,实现小型化、高性能、低成本的优势。Xpeedic SiP技术在此基础上,还能集成进其独具特色的IPD,可实现更高的集成度。得益于Xpeedic自己定制的EDA工具、专注于IPD/SiP设计的团队和上下游晶圆封装合作伙伴,Xpeedic能为客户提供一站式的SiP解决方案和服务。

了解更多详情,请点击阅读